|
נקודות זכות באוניברסיטה העברית:
4
תואר:
בוגר
היחידה האקדמית שאחראית על הקורס:
פיסיקה יישומית
סמסטר:
סמסטר ב'
שפת ההוראה:
עברית
קמפוס:
קרית א"י ספרא
מורה אחראי על הקורס (רכז):
גבריאל זיני
שעות קבלה של רכז הקורס:
ימי א מ13:00 עד 14:00
מורי הקורס:
מר גבי זיני
תאור כללי של הקורס:
לימוד תהליך התכנון של מעגלים ספרתיים משערים לוגים ועד רכיבים מתכנתים FPGA.
חשיפה לשפת תכנון Verilog
מטרות הקורס:
ראה תוצרי למידה
תוצרי למידה :
בסיומו של קורס זה, סטודנטים יהיו מסוגלים:
לימוד תהליך תכנון ספרתי הכולל תכן לוגי סימולציה לימוד בסיסי של שפת תכנון Verilog
לימוד תכנון בסביבת רכיבי FPGA
תכנון ובניה של פרויקטים ספרתית ומימושם ,כולל בקר למנוע צעד ומעגל בסיסי של מעבד למחשב
דרישות נוכחות (%):
80
שיטת ההוראה בקורס:
מעבדה
רשימת נושאים / תכנית הלימודים בקורס:
תכנון ספרתי של מעגלים
רכישת ידע בסיסי בשפת Verilog
תכנון של מעגלים סיפרתיים ויישום על FPGA
פיתוח יכולת תכנון עצמאית ויישום של 2 פרויקטים
חומר חובה לקריאה:
NA
חומר לקריאה נוספת:
הערכת הקורס - הרכב הציון הסופי :
מבחן מסכם בכתב/בחינה בעל פה 0 %
הרצאה0 %
השתתפות 0 %
הגשת עבודה 0 %
הגשת תרגילים 0 %
הגשת דו"חות 70 %
פרויקט מחקר 0 %
בחנים 30 %
אחר 0 %
מידע נוסף / הערות:
הציון הסופי מורכב מהצלחה בשני פרוייקטים וכן בחינה בעל פה במעבדה
|
